Verilog/シミュレートの実行手順 の履歴(No.1)

• 履歴一覧
• 差分 を表示
• 現在との差分 を表示
• ソース を表示
• Verilog/シミュレートの実行手順 へ行く。
  • 1 (2023-11-03 (金) 12:48:08)

---

FrontPage

概要†

• シミュレーションしないとバグも見つからない

目次†

使用ツール†

• IcarusVerilogとGTKWaveを使用する
• IcarusVerilog: シミュレータ
• GTKWave: 波形の表示

シミュレート対象†

• 以下の半加算器をシミュレート対象とする

half_adder.v

module half_adder(
    input in0,
    input in1,
    output c,
    output s
);

assign c = in0 & in1;
assign s = in0 ^ in1;

endmodule

シミュレートコード†

adder_test.v

`timescale 1ps/1ps

module adder_test;

reg in0, in1;
wire c, s;

half_adder adder(
    .in0(in0),
    .in1(in1),
    .c(c),
    .s(s)
);

initial begin
    $dumpfile("test.vcd");
    $dumpvars(1, adder_test);

    in0 = 0; in1 = 0;
    #10 in0 = 1;
    #10 in0 = 0; in1 = 1;
    #10 in0 = 1;
    #10 $finish;
end

endmodule

コンパイルと実行†

• iverilog -o [出力ファイル名] -s [トップモジュール名] [.vファイル]でコンパイルを行う
• vvp [実行ファイル名]でシミュレートが開始される
• gtkwave [ダンプファイル名]で波形の描画ツールが起動される

$ iverilog -o test.out -s addr_test adder_test.v half_adder.v
$ vvp test.out
$ gtkwave test.vcd

補足†

• GTKWaveはIcarusVerilog for Windowsをインストールすると付属された
• IcarusVerilogはこのページからインストーラーをダウンロードした